02.FPGA学习笔记---3-8译码器

• 推荐不要以数字开头命名 工程名字
• 在always模块中，赋值变量要定义为reg型
• case({a,b,c}) 块连接
• 写testbench时，激励信号：reg定义输入型、wire定义输出型
• 门级仿真---后仿真 ：tools ->Run EDA simulation Tool ->EDA Gate Level simulation0000 0001 -> 0000 0010 中间有个变化过程 两位发生变化（存在不稳定的现象，这种现象是在门级仿真才能发现。因为门级仿真是更贴近实际仿真） 如何避免？？？

• 文件夹放置文件习惯
• output reg variable

门级仿真 选项：

意义：（最恶劣的情况下） 慢速的，速度等级为8 芯片的内核电压为1.2V 温度为85℃极限情况下